Frage zu Artikel "Verilog Coding for Logic Synthesis"