Frage zu Artikel "Variation Tolerant On-Chip Interconnects"